 首先，大家需要明確一個定義。圖1所示為一個非理想振蕩器（即時域中存在抖動，對應(yīng)于頻域中的相位噪聲）的典型輸出頻譜。頻譜顯示，1 Hz帶寬內(nèi)的噪聲功率與頻率成函數(shù)關(guān)系。相位噪聲定義：額定頻率偏移f m下的1 Hz帶寬內(nèi)的噪聲與頻率f O下的振蕩器信號幅度之比。 圖1：受相位噪聲影響的振蕩器功率頻譜 其采樣過程基本上是采樣時鐘與模擬輸入信號的乘法，這是時域中的乘法，相當(dāng)于頻域中的卷積。因此，采樣時鐘振蕩器的頻譜與輸入進(jìn)行卷積，并顯示在純正弦波輸入信號的FFT輸出上（見圖2）。 圖2：采樣時鐘相位噪聲對理想數(shù)字化正弦波的影響 “近載波”相位噪聲會“污損”多個頻率倉中的基波信號，從而降低整體頻譜分辨率。“寬帶”相位噪聲則會導(dǎo)致整體SNR下降，如公式1所示： 通常用單邊帶相位噪聲來描述振蕩器的特性。如圖3的相位噪聲(dBc/Hz)與頻率偏移f m的關(guān)系曲線所示，其中頻率軸采用對數(shù)刻度。 注意，實(shí)際的曲線由多個區(qū)域擬合而成，各區(qū)域的斜率為1/fx，x = 0對應(yīng)于“白色”相位噪聲區(qū)域（斜率 = 0 dB/10倍），x = 1對應(yīng)于“閃爍”相位噪聲區(qū)域（斜率 = –20 dB/10倍）還存在x = 2、3、4的區(qū)域，這些區(qū)域依次出現(xiàn)，愈來愈接近載波頻率。 圖3：振蕩器相位噪聲(dBc/Hz)與頻率偏移的關(guān)系 請注意，相位噪聲曲線與放大器的輸入電壓噪聲頻譜密度有一定的類似。與放大器電壓噪聲一樣，振蕩器也非常需要較低的1/f轉(zhuǎn)折頻率。 為了將相位噪聲與ADC的性能關(guān)聯(lián)起來，必須將相位噪聲轉(zhuǎn)換為抖動。為將該曲線與現(xiàn)代ADC應(yīng)用關(guān)聯(lián)起來，選擇100 MHz 的振蕩器頻率（采樣頻率）以便于討論，典型曲線如圖4所示。注意：相位噪聲曲線由多條線段擬合而成，各線段的端點(diǎn)由數(shù)據(jù)點(diǎn)定義。 圖4：根據(jù)相位噪聲計(jì)算抖動 計(jì)算等效rms抖動的第一步：獲得目標(biāo)頻率范圍（即曲線區(qū)域A）內(nèi)的積分相位噪聲功率。 一般而言，假設(shè)振蕩器與ADC輸入端之間無濾波，則
此外，“近載波”相位噪聲會影響系統(tǒng)的頻譜分辨率，而寬帶噪聲則會影響整體系統(tǒng)信噪比。我們必須確定其對整體系統(tǒng)頻率分辨率的重要性。各區(qū)域的積分產(chǎn)生個別功率比，然后將各功率比相加，并轉(zhuǎn)換回dBc。一旦知道積分相位噪聲功率，便可通過下式計(jì)算rms相位抖動(單位為弧度)： 以上結(jié)果除以2πfO，便可將用弧度表示的抖動轉(zhuǎn)換為用秒表示的抖動： rms相位抖動(秒)= 晶體振蕩器的相位噪聲和抖動一般是最低的，圖5給出了幾個例子以供比較。 圖5：100 MHz振蕩器的寬帶相位本底噪聲比較（Wenzel ULN和Sprinter系列的特性和報(bào)價已獲得Wenzel Associates的許可） 振蕩器的本底噪聲存在一個理論限值，它由匹配源的熱噪聲決定：+25℃時為–174 dBm/Hz。因此，相位噪聲為–174 dBc/Hz的振蕩器以+13-dBm輸出驅(qū)動50 Ω (2.82-Vp-p)負(fù)載時，其本底噪聲為–174 dBc + 13 dBm = –161 dBm。這就是圖5所示的Wenzel ULN系列的情況。 圖6給出了兩個Wenzel晶體振蕩器的抖動計(jì)算，每種情況中的數(shù)據(jù)點(diǎn)直接來自制造商的數(shù)據(jù)手冊。由于1/f轉(zhuǎn)折頻率較低，抖動的絕大部分是由“白色”相位噪聲區(qū)域引起的。計(jì)算值64 fs (ULN-Series)和180 fs說明抖動極低。 圖6：低噪聲100 MHz晶體振蕩器的抖動計(jì)算 （所用相位噪聲數(shù)據(jù)已獲得Wenzel Associates的許可） 在要求低抖動采樣時鐘的系統(tǒng)設(shè)計(jì)中，低噪聲專用晶體振蕩器的成本一般極高。替代方案是使用鎖相環(huán)(PLL)和壓控振蕩器來“凈化”高噪聲系統(tǒng)時鐘。使用窄帶寬環(huán)路濾波器和壓控晶體振蕩器(VCXO)通?？色@得最低的相位噪聲。如圖7所示，PLL在降低整體相位本底噪聲的同時，往往也會降低“近載波”相位噪聲。在PLL輸出之后連接一個適當(dāng)?shù)膸V波器，可以進(jìn)一步降低白色本底噪聲。
圖7：使用鎖相環(huán)(PLL)和帶通濾波器來調(diào)理高噪聲時鐘源 在PLL中內(nèi)置一個自由運(yùn)行VCO的效果如圖8所示。注意，由于PLL的作用，“近載波”相位噪聲大幅降低。
圖8：自由運(yùn)行的VCO和連接PLL的VCO的相位噪聲 ADI公司提供許多不同的頻率合成產(chǎn)品，包括DDS系統(tǒng)、整數(shù)N和小數(shù)N分頻PLL等。例如，ADF4360系列是內(nèi)置VCO的完全集成式PLL。在結(jié)合使用一個10 kHz帶寬環(huán)路濾波器的情況下，ADF4360-1 2.25-GHz PLL的相位噪聲如圖9所示，分段近似和抖動計(jì)算如圖10所示。請注意，即使采用非晶體VCO，rms抖動也只有1.57 ps。
圖9：采用10 kHz帶寬環(huán)路濾波器的ADF4360-1 2.25-GHz PLL的相位噪聲
圖10：ADF4360-1 2.25-GHz PLL相位噪聲的分段近似抖動計(jì)算 |
|
|
